

中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE
MINISTRY OF ECONOMIC AFFAIRS
REPUBLIC OF CHINA

2 / Priority Doc.
P. Millio
5-2-02
jc979 U.S. PTO
10/052989
11/09/01

茲證明所附文件，係本局存檔中原申請案的副本，正確無訛，
其申請資料如下：

This is to certify that annexed is a true copy from the records of this
office of the application as originally filed which is identified hereunder：

申請日：西元 2001 年 07 月 27 日
Application Date

申請案號：090118363
Application No.

申請人：全懋精密科技股份有限公司
Applicant(s)

局長
Director General

陳明邦

發文日期：西元 2001 年 8 月 28 日
Issue Date

發文字號：09011012711
Serial No.

申請日期	
案 號	
類 別	

A4
C4

(以上各欄由本局填註)

發明專利說明書

一、發明 名稱	中 文	於有機電路板上進行電鍍錫之方法
	英 文	
二、發明 創作人	姓 名	謝翰坤、王杏如、董一中
	國 籍	中華民國
	住、居所	苗栗縣頭份鎮上埔里中正一路 231 巷 67 弄 1 號 台北縣土城市慶祥街 64 號 新竹市金山里 19 鄰光復路 1 段 89 巷 136 號之 3
三、申請人	姓 名 (名稱)	全懋精密科技股份有限公司
	國 籍	中華民國
	住、居所 (事務所)	新竹市科學園區力行路 6 號
	代 表 人 姓 名	林文伯

四、中文發明摘要（發明之名稱：

於有機電路板上進行電鍍銲錫之方法

本發明係有關於一種於有機電路板上進行電鍍銲錫（electroplated solder）之方法，其係應用於形成覆晶（flip-chip）封裝。依據本方法，首先係提供一有機電路板，該有機電路板佈設有電路圖案，其至少設有一銲墊（pad），該電路板表面覆有一有機絕緣保護（solder mask layer）層，並圖案化以露出該銲墊；接著，在電路板表面形成一金屬晶種（metal seed）層，其係以物理氣相沈積、化學氣相沈積或無電鍍搭配催化銅，或是電鍍搭配催化銅方式所形成。形成一在銲墊處具有至少一開口之電鍍阻層（resist）覆蓋於該金屬晶種層上。最後，以電鍍方式形成銲錫材料在開口內，移除所述之電鍍阻層及其下之金屬晶種層，於該電路板上完成電鍍銲錫。

英文發明摘要（發明之名稱：

（請先閱讀背面之注意事項再填寫本頁各欄）

裝

訂

線

五、發明說明（ | ）

發明領域：

本發明係有關於一種於有機電路板（printed circuit board or substrate）上進行電鍍銲錫之方法，特別是應用於形成覆晶封裝，在電路板上進行電鍍銲錫用以形成覆晶封裝及電路板間之銲接。

發明背景：

自 IBM 公司在 1960 年早期揭露出覆晶（flip-chip）封裝技術以來，覆晶封裝元件即主要設置在價格昂貴之陶瓷電路板上，於此結構中，矽晶片與陶瓷電路板間的熱膨脹關係則由於差異小因此在使用上並不致於造成明顯的可靠度問題。其與一般打金線（wire-bonding）封裝方式相比較，覆晶方式可提供較高的封裝密度（低元件輪廓）及高電性性能（較短的導線與低電感）。有鑑於此，業界覆晶封裝技術已使用高溫銲錫於陶瓷電路板上有 40 年之久，即所謂控制崩解晶片連接技術（control-collapse chip connection, C4）。然而近年來，在現代電子產品漸小化之高密度、高速度及低成本的趨勢下，將覆晶元件鑲嵌於低成本之有機電路板上，並利用環氧樹脂底膠（epoxy underfill）填充於晶片下方以減輕由矽晶片與有機電路板結構間的熱應力所產生之不協調，已呈現出爆炸性的成長。而業界矚目的低溫覆晶銲接與有機電路板之利用，更可使業界得以達到低成本覆晶封裝之目的。

在一般低成本之覆晶封裝技術中，半導體 IC 晶片的最上層表面係有若干銲墊之設計，而有機電路板亦有若干相對一

（請先閱讀背面之注意事項再填寫本頁）

裝

訂

線

五、發明說明()

致性的接觸窗(contact)設計；在晶片與電路板間係有低溫鐸錫凸塊或其他導電性黏著材設置，且晶片具鐸墊面係朝下並鑲嵌於電路板上，其中鐸錫凸塊或導電性黏著材提供晶片與電路板間的電性輸出/輸入及機械性連線。對鐸錫凸塊而言，在晶片與電路板間的間隙可填入之有機底膠(underfill)，藉此可壓制熱膨脹之不協調及降低鐸錫接之應力。

一般而言，為使鐸錫接形成覆晶裝配，通常金屬凸塊，係如鐸錫凸塊、金凸塊或銅凸塊等，係預先形成於晶片之電極鐸墊表面上，而其中凸塊可為任何形狀，係如釘柱狀凸塊、球形凸塊、柱狀凸塊或其他形狀。而對應的鐸錫凸塊(或稱預鐸錫凸塊(presolder bump))則通常使用低溫鐸錫，亦形成於電路板之接觸鐸墊上。在一迴焊(reflow)溫度下，晶片以鐸錫接與電路板鍵結在一起，而在晶片與電路板間佈設底膠之後，覆晶元件即完成製作。而以鐸錫接形成覆晶元件之典型例子可參考圖一及圖二所示。參閱圖一，係為應用金屬凸塊及預鐸錫凸塊之典型例子。金屬凸塊 101 係形成於晶片 103 之電極鐸墊 102 上，而以低溫鐸錫形成之預鐸錫凸塊 104，則形成於電路板 106 之接觸鐸墊 105 上，如圖一 A 所示。接著在一迴焊溫度使溶解暨重塑預鐸錫凸塊 104 以形成鐸錫接 107(solder joint)。在佈設底膠(underfill) 108 於晶片 103 與電路板 106 之間隙後，所述之覆晶元件 100 於焉完成，如圖一 B 所示。

再參閱圖二，係為另一未應用預鐸錫凸塊之典型例子。鐸錫凸塊 201 係形成於晶片 203 之電極鐸墊 202 上，而晶片

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (3)

203 在一迴焊溫度下與電路板 204 鍵結，且此時鐳錫接 205 形成於接觸鐳墊 206 上，如圖二 A 所示。同樣地，在佈設底膠 207 於晶片 203 與電路板 204 之間隙後，即完成覆晶元件 200，如圖二 B 所示。

一般而言，形成預鐳錫凸塊於電路板上之最常見方法為模版印刷法 (stencil printing)。一些參考資料揭露模版印刷法技術可參考 U.S. Pat. Nos. 5,203,075 (C. G. Angulas *et al*), 5,492,266 (K. G. Hoebener *et al*) 與 5,828,128 (Y. Higashiguchi *et al*)。覆晶裝配之鐳錫凸塊技術之選用則包含凸塊間距與尺寸縮小化之雙重考量。根據實際經驗，當凸塊間距在 0.15 mm 以下時，模版印刷法即產生製作之困難，而必須改採電鍍法製作習知有關於覆晶封裝在電路板上製作電鍍凸塊之技術，則可參考 U.S. Pat. Nos. 5,391,514 (T. P. Gall *et al*) 與 5,480,835 (K. G. Hoebener *et al*)。然而雖然以電鍍法在電路板上製作之鐳錫凸塊之間距較模版印刷法佳，但實施上仍有一些缺點存在，例如在鐳錫凸塊之製程中，有機絕緣保護層必須不受傷害，以避免影響產品可靠度。同時，電鍍及凸塊高度之一致性必須加以掌控。而這些細節部分在 U.S. Pat. Nos. 5,391,514 及 5,480,835 皆未被揭露。

有鑑於此，本發明係提供一種於有機電路板上進行電鍍鐳錫之方法，其係為在有機電路板上形成鐳錫凸塊之電鍍製程，不但不會傷害有機絕緣保護層，並可提供電鍍及凸塊高度之一致性。

(請先閱讀背面之注意事項再填寫本頁)

裝
訂
線

五、發明說明(↓)

發明之簡要說明：

本發明之主要目的在於提供一種於有機電路板上進行電鍍銲錫之方法，其係在有機電路板上形成一金屬晶種層，而不傷害有機絕緣保護層，形成電鍍銲錫用以製作覆晶封裝元件與電路板間或電路板與電路板間之銲接。

本發明之另一目的在於提供一種於有機電路板上進行電鍍銲錫之方法，其係以一物理氣相沈積方式形成金屬晶種層之方法。

本發明之再一目的在於提供一種於有機電路板上進行電鍍銲錫之方法，其係以一化學氣相沈積方式形成金屬晶種層之方法。

本發明之再一目的在於提供一種以無電鍍(electroless plating)方式形成金屬晶種層之方法，其中有機絕緣保護層與銲墊之表面係覆有至少包含銅離子之水溶性溶液，還原該銅離子以形成一催化銅。藉由催化銅之輔助，金屬晶種層可以無電鍍方式形成。

本發明之再一目的在於提供一種以電鍍方式形成金屬晶種層之方法，其中有機絕緣保護層與銲墊之表面係覆有至少包含銅離子之水溶性溶液，還原該銅離子以形成一催化銅。藉由催化銅之輔助，一第一薄金屬層可以無電鍍方式形成。以該第一薄金屬層為電極，一第二薄金屬層可以電鍍方式形成。而金屬晶種層即包含第一薄金屬層及第二薄金屬層。

為達上述之目的，本發明係提供一種於有機電路板上進行電鍍銲錫之方法，用以形成覆晶封裝及電路板間之銲接。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(5)

首先提供一有機電路，該電路板佈設有電路圖案，其至少設有一鐳墊，該電路板表面覆有一有機絕緣保護層，並圖案化以露出該鐳墊；接著，在電路板表面形成一金屬晶種(metal seed)層，其係以物理氣相沈積、化學氣相沈積或無電鍍搭配催化銅，或是電鍍搭配催化銅方式所形成。形成一在鐳墊處具有至少一開口之電鍍阻層於該金屬晶種層上。最後，以電鍍方式形成鐳錫材料在開口內，移除所述之電鍍阻層及金屬晶種層，於該電路板上完成電鍍鐳錫。

為了使 貴審查委員對本發明之目的、特徵及功效，有更進一步的瞭解與認同，茲配合圖式詳加說明如後：

圖式之簡單說明：

圖一 A 至一 B 係習知應用金屬凸塊及預鐳錫凸塊之結構示意圖。

圖二 A 至二 B 係另一習知應用鐳錫凸塊之結構示意圖。

圖三 A~三 G 係本發明實施例於電路板上進行電鍍鐳錫之方法示意圖。

圖四 A~四 C 係本發明另一實施例於電路板上進行電鍍鐳錫之方法示意圖。

圖五 A~五 B 係本發明另一實施例於電路板上進行電鍍鐳錫之方法示意圖。

圖六 A~六 B 係本發明另一實施例於覆晶元件上進行電鍍鐳錫之方法示意圖。

圖七 A~七 B 係本發明另一實施例於覆晶元件上進行電

五、發明說明 (b)

鍍銲錫之方法示意圖。

圖八 A~八 B 係本發明另一實施例於覆晶元件上進行電鍍銲錫之方法示意圖。

圖號說明：

- 1, 21, 106, 204- 電路板
- 2, 2a, 19, 22, 105, 206- 銲墊
- 3- 阻障層
- 4- 有機絕緣保護層
- 5- 金屬晶種層
- 6- 電鍍阻層
- 7- 開口
- 8- 銲錫材料
- 9, 201- 銲錫凸塊
- 10- 電路層
- 12- 絕緣層
- 13- 電路線
- 14, 17, 23, 103, 203- 晶片
- 15, 19, 24, 102, 202- 電極銲墊
- 16, 20- 覆晶銲錫接
- 18, 25, 26, 101- 金屬凸塊
- 27, 28, 107, 205-銲錫接
- 100, 200- 覆晶元件
- 104- 預銲錫凸塊

(請先閱讀背面之注意事項再填寫本頁)

裝
訂
線

五、發明說明 (7)

108,207- 底膠

詳細說明：

為了使 貴審查委員對本發明之目的、特徵及功效，有更進一步的瞭解與認同，茲配合圖式詳加說明如後。當然，本發明可以多種不同方式實施，並不只限於本說明書中所述內容。

本發明係有關於一種於有機電路板上進行電鍍銲錫凸塊之方法，其可形成具良好電鍍一致性之銲錫凸塊，但卻不會傷害有機絕緣保護層。然而，本發明之圖式僅為簡單說明，並非依實際尺度描繪，亦即未反映出晶片載體結構中，各層次之實際尺寸與特色，合先敘明。

請參閱圖三 A 所示，係本發明第一實施例，首先提供一有機電路板 1，該有機電路板 1 之表面上並形成有一接觸銲墊 2。其中作為有機電路板 1 之絕緣層係可由有機材質、纖維強化 (fiber-reinforced) 有機材質或顆粒強化 (particle-reinforced) 有基材質等所構成，如環氧樹脂 (epoxy resin)、聚乙醯胺 (polyimide)、雙順丁稀二酸醯亞胺/三氮阱 (bismaleimide triazine-based) 樹脂、氰酯 (cyanate ester)、polybenzocyclobutane 或其玻璃纖維 (glass fiber) 之複合材料等。所述之接觸銲墊 2 係典型以金屬材料形成，係如銅。一阻障層 3 覆蓋在該銲墊 2 上，該阻障層 3 常包含一由鎳所組成之黏著層與一由金所組成之保護層。然而，所述之阻障層 3 亦可由鎳 (Ni)、鈀 (Pd)、銀 (Ag)、錫 (Sn)、鉻/

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(8)

鈦(Cr/Ti)、鎳/鈀(Ni/Pd)、鈀/金(Pd/Au)、鎳/鈀/金(Ni/Pd/Au)等,其係可以電鍍(electroplating)、無電鍍(electroless plating)或物理氣相沈積等方式形成。沈積一有機絕緣保護層4在所述電路板1表面以保護電路佈局並提供絕緣作用。

為能在一非導電之表面上電鍍形成銲錫凸塊,在電鍍之前,必須先在該非導電表面上形成一導電晶種層(seed layer)。在一般電路板業界,該晶種層常以無電鍍沈積形成,在此過程中,其表面必須先浸沒在化學溶液中,以形成催化性表面(亦即敏化劑(sensitizer),氯化錫、氯化鈦等;以及活化劑(activator),係如酸化氯化鈀、酸化氯化金、酸化氯化銀等),然後再浸沒於無電鍍溶液形成一導電晶種層。藉助該晶種層,金屬凸塊即可以電鍍方式形成。然而,以無電鍍在有機電路板上形成晶種層仍有一些缺點:其一是該有機電路板暴露在化學溶液中,亦即敏化劑溶液、活化劑溶液以及無電鍍溶液中,將導致有絕緣保護層受到侵蝕性傷害,而使得電路板之可靠度降低;其二是敏化劑溶液及活化劑溶液通常包含有大量之氯離子,其容易穿透該有機保護層,且在浸沒步驟之後會滯留於該保護層中,易導致電路板之可靠度降低;另一問題則是,惰性金屬,亦即鈀、金、銀等,通常係作為非導體表面上扮演一催化金屬之角色,所以也就難以自保護層表面移除,且容易形成殘渣在其表面;同時,蝕刻所述惰性金屬亦容易傷害到該有機保護層。在此情形中,有機電路板之可靠度也就成為難題。

為避免上述傷害有機保護層之問題產生,本發明係提供

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (9)

一種形成金屬晶種層之方法，且不需使電路板浸沒於化學溶液中。本發明係以金屬層作為晶種層，係以物理氣相沈積或化學物理氣相沈積，係如濺鍍 (sputtering) 、蒸發 (evaporation) 、電弧蒸發 (arc vapor deposition) 、離子鍍 (ion beam sputtering) 、雷射蒸鍍 (laser ablation deposition) 、電漿輔助化學器相沉積 (plasma enhanced CVD) 及有機金屬化學相沉積 (Metallorganic CVD) 等，在有機電路板之表面上形成一金屬層。接續所述則是利用該晶種層形成電鍍銲錫凸塊於有機電路板上之製程。

參閱圖三 B，為本發明之實施例。以物理氣相沈積或化學氣相沈積形成一金屬晶種層 5 於電路板 1 上。接著一設有若干開口 7 之電鍍阻層 6 (可為有機光阻材料) 沈積並覆蓋在晶種層 5 上，再形成一電鍍銲錫材料 8 於各該開口 7 內，如圖三 C 所示。接著移除所述電鍍阻層 6 與晶種層 5，如圖三 D 所示。最後，在一迴焊溫度下溶解並重塑該銲錫材料 8，以形成銲錫凸塊 9 於銲墊 2 上，如圖三 E 所示

所述之金屬晶種層 5 可為金屬、合金或疊層多層金屬所組成，係如銅、鎳、錫、鈷、鉻銅合金、鉛錫合金、錫/銅 (雙金屬層) 、鎳/銅、鉻/鉻銅合金/銅等。然而，惰性金屬，係如金、銀、鈮、鉑、鈳及鈹等，則必須避免成為該晶種層 5 之一部分，因在蝕刻時，這類金屬移除時易傷害有機保護層。該晶種晶層 5 之厚度在 0.01 mm 以下，較佳者在 0.0002 至 0.0005 mm 之間。藉由該晶種層 5 在銲錫材料中的溶解度，會觀察到兩個現象：一是如圖三 E 所示，即晶種層 5 未能完

(請先閱讀背面之注意事項再填寫本頁)

裝
訂
線

五、發明說明(10)

全溶入該鐸錫凸塊 9，且在迴焊過程中依然存在，係如鎳組成之晶種層 5 及錫鉛合金組成之鐸錫凸塊 9；另一則如圖三 F 所示，晶種層 5 完全溶入鐸錫凸塊 9 之中，在迴焊過程中消逝，係如錫組成之晶種層 5 及錫鉛或錫銅合金組成之鐸錫凸塊 9。根據實務經驗，選用錫/銅雙金屬層作為晶種層 5 最佳，銅可在電鍍阻層 6 圖案化過程中保護錫不被氧化，而僅須在電鍍前將開口 7 內之銅去除，電鍍時即可得到清潔之錫表面；並且在去除晶種層 5 時所同時溶出電鍍凸塊之錫，亦可在迴焊過程中被晶種層 5 之殘留錫所補充。

以本實施例來說，亦可不形成阻障層 3，如圖三 G 所示，而使該鐸錫凸塊 9 直接形成於該鐸墊 2 並與之接觸。

而鐸錫材料 8 可為由下列金屬所組成之合金：鉛、錫、銀、銅、鈹、銻、鋅、鎳、鋁、錳、銻、碲與鎳等。在迴焊過程後，可再以一清潔步驟，係如超音波，清除助溶劑殘渣。

重要的是，晶種層 5 較薄者為佳。因薄晶種層 5 在蝕刻液中可較快移除，也就使得有機電路板 1 浸沒在蝕刻液中的時間能夠縮短。如此，有機保護層 4 與鐸錫材料 8 被蝕刻液傷害的程度將減少至可接受的範圍。另一方面，在迴焊過程中，當晶種層 5，如錫，會溶入於該鐸錫材料 8 中，該鐸錫材料係如錫鉛或錫銅合金，該較薄晶種層 5 將有少量的錫溶入該鐸錫凸塊 9 中；因此，在此情況下，鐸錫凸塊 9 的合金成分將容易掌握的多。以實務經驗而言，晶種層 5 之厚度在 0.0002 至 0.0005 mm 者為最佳。而蝕刻液的成分選擇則可於一般金相學 (metallography) 技術書中得知，係如

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(11)

“Metallographic etching”, Gunter Petzow, American Society for Metals, Metals Park, Ohio, (1978)。

所述之晶種層 5 亦可以無電鍍或電鍍方式形成，催化金屬不應用惰性金屬，而是以銅作為催化金屬。典型的非導電表面上形成催化銅之例子，於 U.S. Pat. No. 3,993,491 與 3,993,848 中皆有揭露。而藉助於催化銅表面，所述之金屬晶種層 5 可以無電鍍形成。當然，該晶種層 5 亦可在短週期之無電鍍之後，再以電鍍形成，開始時，催化銅形成於一非導電表面上，再以電鍍形成一薄金屬層於該催化銅上，之後，一第二薄金屬層形成於該第一薄金屬層上，因此，該晶種層 5 即包含有一第一及第二薄金屬層。此外，該有機保護層 4 之傷害亦可減緩，因該催化銅（非惰性金屬）可輕易自蝕刻液中移除。經由上述無電鍍或電鍍製程，所述之鐳錫凸塊 9 即可形成於有機電路板 1 上，如圖三 E，三 F 及三 G 所示。

所述之有機保護層 4 並非限定必須覆蓋部分鐳墊 2 之表面。參閱圖四 A，所述之保護層 4 沈積在該有機電路板 1 之表面，但並未覆蓋住鐳墊 2 表面之任何部分。完成所述晶種層 5 與具開口 7 之電鍍阻層 6，接著於開口 7 內形成電鍍鐳錫材料 8。在移除電鍍阻層 6 與晶種層 5 之後，所述之鐳錫凸塊 9 可在迴焊製程中完成。然而因晶種層 5 在鐳錫凸塊內之溶解度差異性，亦同樣會有兩不同現象：以較低溶解度而言，所述之晶種層 5 在迴焊製程之後仍會存在，如圖四 B 所示；相對地，以較高溶解度而言，所述之晶種層 5 在迴焊製程之後則會消逝，如圖四 C 所示。

(請先閱讀背面之注意事項再填寫本頁)

裝
訂
線

五、發明說明 (11)

所述之鐳墊 2 係非限定於任何形狀與尺寸。如圖五 A 所示，其只顯示有機電路板 1 最上三層電路層 10。而鐳墊 2a 之表面與有機絕緣層 12 之表面係在同一平面上，沈積一有機絕緣層 4，並使之圖案化以暴露出該鐳墊 2a。而垂直方向之電路線 13 係通常以所謂的“疊層通孔 (stacked via)”技術完成。而鐳錫凸塊 9 亦可以前述所提方式形成於鐳墊 2a 上，如圖五 B 所示。

所述之鐳錫凸塊 9 可以應用於覆晶 (flip chip) 封裝技術上。如圖六 A 所示，一設有電極鐳墊 15 之 IC 晶片 14 與該有機電路板 1 耦合。接著，在一迴焊溫度下，覆晶鐳錫接 16 在鐳墊 2 與電極鐳墊 15 之間形成，如圖六 B 所示。

本發明之再一實施例，所述之鐳錫凸塊 9 亦可以應用於覆晶封裝技術上，以 IC 晶片上之金屬凸塊加以鐳接。如圖七 A 所示，一 IC 晶片 17 利用在各個鐳墊 19 上所附之金屬凸塊 18 與有機電路板 1 黏著。在一迴焊溫度下，一覆晶鐳接 20 可形成於鐳墊 2 與電極鐳墊 19 之間，如圖七 B 所示。而所述金屬凸塊 18 可以金屬、金屬合金或多層疊層數種金屬所組成，係如鐳錫凸塊、金凸塊、銅凸塊或覆蓋著錫帽 (solder cap) 之銅柱等，當然該金屬凸塊 18 可以是任何形狀，係如釘柱狀凸塊、球形凸塊、柱狀凸塊或其他形狀等。

本發明之再一實施例，所述鐳錫凸塊 9 可應用於形成覆晶鐳接與電路板鐳接之耦合。如圖八 A 所示，一電路板 21 可為一有機電路板或陶瓷電路板，其表面上並設有鐳墊 22，及一 IC 晶片 23 設有電極鐳墊 24 鍵結於與電路板 21 之表面。

(請先閱讀背面之注意事項再填寫本頁)

裝
訂
線

五、發明說明 (17)

一金屬凸塊 25 形成在所述鐸墊 22 上，以及其他金屬凸塊 26 形成於各該電極鐸墊 24 上。接著所述電路板 21 再與有機電路板 1 相耦合。在一迴焊溫度下，形成一位於電極鐸墊 24 與鐸墊 2 間之鐸接 27，及一位於鐸墊 22 與鐸墊 2 間之耦合鐸接 28 (board solder joint)，如圖八 B 所示。而所述之金屬凸塊 25、26 可以是由金屬、金屬合金或疊層數種金屬所組成，係如鐸錫凸塊、金凸塊、銅凸塊或覆蓋著錫帽 (solder cap) 之銅柱，當然該金屬凸塊 25、26 可以是任何形狀，係如釘柱狀凸塊、球形凸塊、柱狀凸塊或其他形狀等。

本發明之於有機電路板上形成鐸錫凸塊之方法，係具有下列優點：

- (1) 本發明在有機電路板上形成鐸錫凸塊之電鍍製程，不會傷害有機保護層，並可提供電鍍凸塊高度之一致性。
- (2) 本發明提供形成金屬晶種層之方法，且不需使電路板浸沒於化學溶液中，減少電路板傷害。

綜上所述，本發明提供高製程良率，有效改善習知之製程困難及良率損失等缺失，且本發明之整體製程容易、成本亦非常低廉，量產性高，充分顯示出本發明之目的及功效上均深富實施之進步性，極具產業之利用價值，且為目前市面上所未見之新發明。因此，本發明誠已符合專利法中所規定之發明專利要件，爰依法提出申請，謹請 貴審查委員惠予審視，並賜准專利為禱。

當然，以上所述僅為本發明於有機電路板上進行電鍍鐸錫之方法之較佳實施例，並非用以限制本發明之實施範圍，

五、發明說明(14)

任何熟習該項技藝者在不違背本發明之精神所做之修改，均應屬於本發明之範圍，因此本發明之保護範圍當以下列所述之申請專利範圍做為依據。

(請先閱讀背面之注意事項再填寫本頁)

裝
訂
線

六、申請專利範圍

- 1.一種於有機電路板上進行電鍍銲錫之方法，其步驟包括：
 - (a) 提供一有機電路板，該電路板之表面上形成有電路佈局，並包含至少一接觸銲墊；
 - (b) 在該電路板上覆上一有機絕緣保護層（solder mask），該保護層係圖案化而暴露出所述銲墊（pad）；
 - (c) 以物理氣相沈積法在所述之電路板上形成一薄金屬層；
 - (d) 形成一電鍍阻層覆在該薄金屬層上，且至少有一開口裸露出所述接觸銲墊；
 - (e) 以電鍍方式形成一銲錫材料於該開口內；
 - (f) 移除所述之電鍍阻層與其下之薄金屬層。
- 2.如申請專利範圍第 1 項所述之於有機電路板上進行電鍍銲錫之方法，其中所述銲墊上更可覆有一阻障層（barrier layer）。
- 3.如申請專利範圍第 1 項所述之於有機電路板上進行電鍍銲錫之方法，其中所述薄金屬層之材質係為銅、錫、鉛錫合金或錫/銅雙金屬層。
- 4.如申請專利範圍第 1 或 3 項所述之於有機電路板上進行電鍍銲錫之方法，其中所述薄金屬層之厚度係在 0.01 mm 以下。
- 5.如申請專利範圍第 1 項所述之於有機電路板上進行電鍍銲錫之方法，其中所述之銲錫材料可為由下列金屬所組成之合金：鉛、錫、銀、銅、鈹、銻、鋅、鎳、鋁、錳、銻、碲與鎳等。

（請先閱讀背面之注意事項再填寫本頁）

裝

訂

線

六、申請專利範圍

- 6.一種於有機電路板上進行電鍍銲錫之方法，其步驟包括：
- (a) 提供一有機電路板，該電路板之表面上形成有電路佈局，並包含至少一接觸銲墊；
 - (b) 在該電路板上覆上一有機絕緣保護層 (solder mask)，該保護層係圖案化而暴露出所述銲墊 (pad)；
 - (c) 以化學氣相沈積法在所述之電路板上形成一薄金屬層；
 - (d) 形成一電鍍阻層覆在該薄金屬層上，且至少有一開口裸露出所述接觸銲墊；
 - (e) 以電鍍方式形成一銲錫材料於該開口內；
 - (f) 移除所述之電鍍阻層與其下之薄金屬層。
- 7.如申請專利範圍第 6 項所述之於有機電路板上進行電鍍銲錫之方法，其中所述銲墊上更可覆有一阻障層。
- 8.如申請專利範圍第 6 項所述之於有機電路板上進行電鍍銲錫之方法，其中所述薄金屬層之材質係為銅、錫、鉛錫合金或錫/銅雙金屬層。
- 9.如申請專利範圍第 6 或 8 項所述之於有機電路板上進行電鍍銲錫之方法，其中所述薄金屬層之厚度係在 0.01 mm 以下。
10. 如申請專利範圍第 6 項所述之於有機電路板上進行電鍍銲錫之方法，其中所述之銲錫材料可為由下列金屬所組成之合金：鉛、錫、銀、銅、鈹、銻、鋅、鎳、鋁、錳、銮、碲與鎳等。
11. 一種於有機電路板上進行電鍍銲錫之方法，其步驟包括：
- (a) 提供一有機電路板，該電路板之表面上形成有電路佈

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

- 局，並包含至少一接觸鐳墊；
- (b) 在該電路板上覆上一有機絕緣保護層，該保護層係圖案化而暴露出所述鐳墊；
- (c) 以一水溶性溶液披覆在該保護層與該鐳墊上，該水溶性溶液至少含有銅離子，還原該銅離子形成催化銅，而未含還原任何惰性金屬離子；
- (d) 以無電鍍法 (electroless plating) 在所述之電路板上形成一薄金屬層；
- (e) 形成一電鍍阻層覆在該薄金屬層上，且至少有一開口裸露出所述接觸鐳墊；
- (f) 以電鍍方式形成一鐳錫材料於該開口內；
- (g) 移除所述之電鍍阻層及其下之薄金屬層與催化銅。
12. 如申請專利範圍第 11 項所述之於有機電路板上進行電鍍鐳錫之方法，其中所述鐳墊上更可覆有一阻障層。
13. 如申請專利範圍第 11 項所述之於有機電路板上進行電鍍鐳錫之方法，其中所述之惰性金屬係指、金或銀。
14. 如申請專利範圍第 11 項所述之於有機電路板上進行電鍍鐳錫之方法，其中所述薄金屬層之材質係為銅、錫、鉛錫合金或錫/銅雙金屬層。
15. 如申請專利範圍第 11 或 14 項所述之於有機電路板上進行電鍍鐳錫之方法，其中所述薄金屬層之厚度係在 0.01 mm 以下。
16. 如申請專利範圍第 11 項所述之於有機電路板上進行電鍍鐳錫之方法，其中所述之鐳錫材料可為由下列金屬所組

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

成之合金：鉛、錫、銀、銅、鈹、銻、鋅、鎳、鋁、錳、銻、碲與鎳等。

17. 一種於有機電路板上進行電鍍銲錫之方法，其步驟包括：
 - (a) 提供一有機電路板，該電路板之表面上形成有電路佈局，並包含至少一接觸銲墊；
 - (b) 在該電路板上覆上一有機絕緣保護層，該保護層係圖案化而暴露出所述銲墊；
 - (c) 以一水溶性溶液披覆在該保護層與該銲墊上，該水溶性溶液至少含有銅離子，還原該銅離子形成催化銅，而未含還原任何惰性金屬離子；
 - (d) 以無電鍍法在所述之電路板上形成一第一薄金屬層；
 - (e) 以電鍍法在所述之電路板上形成一第二薄金屬層；
 - (f) 形成一電鍍阻層覆在該第二薄金屬層上，且至少有一開口裸露出所述接觸銲墊；
 - (g) 以電鍍方式形成一銲錫材料於該開口內；
 - (h) 移除所述之電鍍阻層及其下方之第一薄金屬層、第二薄金屬層與催化銅。
18. 如申請專利範圍第 17 項所述之於有機電路板上進行電鍍銲錫之方法，其中所述銲墊上更可覆有一阻障層
19. 如申請專利範圍第 17 項所述之於有機電路板上進行電鍍銲錫之方法，其中所述之惰性金屬係指 金或銀。
20. 如申請專利範圍第 17 項所述之於有機電路板上進行電鍍銲錫之方法，其中所述第一薄金屬層之材質係為銅、錫、鎳或鉛錫合金。

六、申請專利範圍

21. 如申請專利範圍第 17 項所述之於有機電路板上進行電鍍銲錫之方法，其中所述第二薄金屬層之材質係為銅或錫。
22. 如申請專利範圍第 17 項所述之於有機電路板上進行電鍍銲錫之方法，其中所述第一及第二薄金屬層之厚度總和係在 0.01 mm 以下。
23. 如申請專利範圍第 17 項所述之於有機電路板上進行電鍍銲錫之方法，其中所述之銲錫材料可為由下列金屬所組成之合金：鉛、錫、銀、銅、鈹、鎂、鋅、鎳、鋁、錳、銻、碲與鎳等。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線




圖 一 A




圖 一 B




圖 二 A




圖 二 B




圖 三 A




圖 三 B




圖 三 C




圖 三 D




圖 三 E




圖 三 F




圖 三 G




圖 四 A




圖 四 B




圖 四 C




圖 五 A




圖 五 B




圖 六 A




圖 六 B




圖 七 A




圖 七 B




圖 八 A




圖 八 B